'PLP 개척' 韓, 대만에 주도권 빼앗기나 작성일 08-23 36 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">AI칩 양산 첨단 패키징 기술<br>국내외 패널 크기 30종 난립<br>TSMC는 단일 설계·고객 확보<br>韓, 중장기 로드맵 마련 시급</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="4mfOIrqFEl"> <figure class="figure_frm origin_fig" contents-hash="016c9029ffac814d52f26743047ab40451c8766e69fde6a54285dcb4e203e82f" dmcf-pid="8kbDwcpXsh" dmcf-ptype="figure"> <p class="link_figure"><img alt="웨이퍼레벨패키징(왼쪽)과 패널레벨패키징 비교(사진=ASE)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/23/etimesi/20260823163240240befv.png" data-org-width="700" dmcf-mid="VktnLdYCOv" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/23/etimesi/20260823163240240befv.png" width="658"></p> <figcaption class="txt_caption default_figure"> 웨이퍼레벨패키징(왼쪽)과 패널레벨패키징 비교(사진=ASE) </figcaption> </figure> <p contents-hash="5ce8633e1c7f83bffd2121cbb8e3097d1b41c71bf30b0e2ec389453fbfad8be9" dmcf-pid="6EKwrkUZmC" dmcf-ptype="general">한국이 최초로 상용화한 패널레벨패키징(PLP) 기술이 국내 기준 부재와 생태계 미비로 대만 TSMC 진영에 종속될 것이란 우려의 목소리가 높다.<span></span></p> <p contents-hash="0098eada3ff66358669dfcfeea9fabb32bbcecd139298eeb856587584275cfeb" dmcf-pid="PD9rmEu5EI" dmcf-ptype="general"><span>원형이 아닌 사각형 패널 기반인 PLP는 생산성 제고와 발열 저감 등 인공지능(AI) 칩 양산을 위한 첨단 패키징으로 주목받는 기술이다.</span></p> <p contents-hash="ae84e4a6f1895dce6932454e58cad9d62398fcb156e5b609edbd553be89b1ec7" dmcf-pid="Qw2msD71rO" dmcf-ptype="general">23일 업계에 따르면 310×310mm, 415×510mm, 600×600mm, 700×700mm 등 다양한 크기의 PLP 패널이 난립하면서 반도체 소재·장비 업체의 부담이 커지고 있는 것으로 나타났다. 현재까지 국내외 각 기업이 생산한 패널 사이즈는 누적 기준 30종을 넘는다.</p> <p contents-hash="950ea45a7799db5cf21bd6c2b2d042fdac81b918f816f7332dc8147e7aeaf15d" dmcf-pid="xrVsOwztms" dmcf-ptype="general">장비 기업 관계자는 “PLP용 패널 생산을 위해 전환한 공장 라인이 원래 기판이었는지, LCD였는지 등에 따라 패널 사이즈가 천차만별”이라며 “장비사 입장에서는 패키징 기업 요구에 따라 매번 다른 규격에 맞춰 공급하는 것이 어렵고, 수율도 낮아질 수밖에 없다”고 설명했다.</p> <p contents-hash="0377d66eb35590462a71291670f1ded46da5028980d21ae4fe3423cff80edd30" dmcf-pid="ybI92BEosm" dmcf-ptype="general">PLP에 쓰이는 사각형 패널은 대면적 AI 반도체 칩 구현이 유리하고 버려지는 테두리가 없어 칩 생산량을 늘릴 수 있다. 점차 대형화하는 AI 칩에 최적화한 차세대 패키징 기술이다.</p> <p contents-hash="ac727c72bf9303c53e1d3a239c207fc6f6957da3fecebe43f87883ee940931b1" dmcf-pid="WKC2VbDgmr" dmcf-ptype="general">삼성이 세계 최초로 팬아웃(FO)-PLP 기술을 상용화해 모바일·웨어러블 제품에 적용했으며, 이를 기반으로 AI·고성능컴퓨팅(HPC) 분야로 확대 적용을 준비 중이다.</p> <p contents-hash="5050043e20c1bd4358fc4be2a5fe8cdd0746635fd635d10c17be45697f754ad1" dmcf-pid="Y9hVfKwasw" dmcf-ptype="general">AI 확산에 따라 내년부터는 하이엔드(고성능) PLP 시장이 본격 개화할 것으로 예측된다. TSMC와 첨단 패키징 시장에서 본격적인 맞대결이 성사될 전망이다.<br></p> <figure class="figure_frm origin_fig" contents-hash="7f2bdfb47fbf393fb0bdf5fcb38d073fb5ab3c2fdb0354451c3fc9b268c201d1" dmcf-pid="G2lf49rNsD" dmcf-ptype="figure"> <p class="link_figure"><img alt="삼성 FO-PLP로 양산한 갤럭시워치 AP" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/23/etimesi/20260823163241530kgje.png" data-org-width="700" dmcf-mid="fuwzqUNdwS" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/23/etimesi/20260823163241530kgje.png" width="658"></p> <figcaption class="txt_caption default_figure"> 삼성 FO-PLP로 양산한 갤럭시워치 AP </figcaption> </figure> <p contents-hash="bba319acb67241cc40c97b84d4ebd22af25df13d366dbeed83e5b8cefe9c67fe" dmcf-pid="HVS482mjOE" dmcf-ptype="general"><span>문제는 기존 원형 </span><span>실리콘 웨이퍼가 300mm로 거의 통일된 것과 달리 PLP 패널 사이즈는 아직 국내외 어디에도 공식 기준이 없다는 점이다. </span><span>사이즈가 제각각이면 장비·소재 업체는 투자 방향을 정하기 어렵고 개발 비용과 시간이 분산된다. </span><span> 공정에서 수율이나 제품의 퀄리티도 떨어진다.</span></p> <p contents-hash="08eccf8321eb4964831d738de61d648449c027259bdec86421acd9400613fdc9" dmcf-pid="Xfv86VsAsk" dmcf-ptype="general">대만의 경우 TSMC가 하이엔드급에서 310×310mm를 명확히 파일롯 라인으로 선택하면서 장비·소재·OSAT(후공정) 업체가 그 방향으로 결집하는 집중형 구조를 만들었다. 수십 년간 축적된 300mm 웨이퍼 공정 노하우를 이어서 활용할 수 있었기 때문이다. 선도 기업이 기준을 잡고 생태계를 중심으로 상용화에 박차를 가하는 형태로 <span>우리나라 상황과는 비교된다.</span></p> <p contents-hash="079a29d5fa9b9855c3bd3502dec073de80aa4ab3ec0faff4b7446135bd6aa397" dmcf-pid="Z4T6PfOcIc" dmcf-ptype="general">일각에서는 TSMC 기준을 따라가는 것을 하나의 전략으로 거론한다. 310×310mm 계열에 맞춰 장비와 공정을 정비하면 초기 진입 장벽을 낮추고 고객 확보 가능성을 높일 수 있다는 논리다. 특정 기준이 없으니 TSMC 기준에 따라 수율과 신뢰도를 높여 고객을 먼저 확보하자는 의미다.</p> <p contents-hash="3de06b13e5d73b98b326cad2976fac89dd6676d0595f9b279b41bc9d38d61738" dmcf-pid="5pEu70gROA" dmcf-ptype="general"><span>하지만 이런 구도가 장기화하면 한국 생태계가 후발 주자로 남고, 장비·소재 업체는 TSMC 공급망에 종속될 위험이 있다. 삼성의 독자 리더십 확보도 어려워질 수 있다.</span> 궁극적으로 <span>글로벌 PLP 시장 주도권을 대만에 빼앗길 것이라는 우려가 나온다.</span></p> <p contents-hash="4dc93149e0ce9504198b4b1a46cd56f893a521491b06fb291ea1a8d5020d0254" dmcf-pid="1UD7zpaesj" dmcf-ptype="general">전문가들은 이 같은 상황을 방지하기 위해서는 <span>중장기적으로 삼성전자가 기준을 마련해야 한다고 강조한다. </span><span>특정 사이즈로 하이엔드 제품을 안정적으로 대량 생산할 수 있다는 것을 보여주면, 장비·소재 업체들이 그에 맞춰 움직인다는 의미다. 삼성전자는</span><span> 워피지(휨 현상)와 생산성을 고려해 수년간 여러 차례 패널 사이즈를 조정해왔지만 아직 내부적으로 확립된 기준은 없는 것으로 알려졌다.</span></p> <p contents-hash="53b4e4bf4dce2c50f60bac6f6e0f6bfb288d4054d681a9f0d98f85fbe44a6e67" dmcf-pid="tuwzqUNdmN" dmcf-ptype="general">업계 전문가는 “삼성전자가 하이엔드에서 안정적 수율과 품질을 확보해 AI 빅테크 고객 주문을 대규모로 확보하는 것이 우선 과제”라며 <span>“이를 기반으로 명확한 사이즈와 로드맵을 제시하고 국내 업체에 장기 물량과 공동 투자를 보장하는 것도 필요하다”고 말했다.</span></p> <p contents-hash="4fc96ef74375c2f130360e2ce4d585884cbcb29da0f6adc7764e1f97bcc9323d" dmcf-pid="F7rqBujJIa" dmcf-ptype="general">이형두 기자 dudu@etnews.com</p> </section> </div> <p class="" data-translation="true">Copyright © 전자신문. 무단전재 및 재배포 금지.</p> 관련자료 이전 ‘AI+카톡’ 떼어 가치 재평가 받겠다는 카카오, 냉담한 시장 반응 왜? [팩플] 08-23 다음 [사설] PLP기술 선도력 빛낼 규격 만들자 08-23 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
