SK하이닉스, 네이처 일렉트로닉스에 'CPO' 로드맵 게재…차세대 AI 인프라 청사진 작성일 08-20 42 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">[반도체레이다]</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="FhbzhW6bSs"> <p contents-hash="75b4e9992d8670106fb7c8c2340e85dfb3caa85748b4dc5556363bf8e3171484" dmcf-pid="3lKqlYPKvm" dmcf-ptype="general"><strong>버지니아대 등 글로벌 연구진과 공동 논문 발표…'대역폭 병목' 해법 규명</strong></p> <div contents-hash="bab905216157cce33ae0f077d4adac831602923675d7aa803331cb5acbc3e39e" dmcf-pid="0S9BSGQ9Cr" dmcf-ptype="general"> <strong>구리 배선 대신 빛으로 연결…노드당 100Tb/s 대역폭·초저전력 달성 목표</strong> <br> </div> <figure class="figure_frm origin_fig" contents-hash="5a60ee2980e620ed22ca8dea1897f218ec4f9fa5cd8768a06345fcc95635a38a" dmcf-pid="pIvhdgZvCw" dmcf-ptype="figure"> <p class="link_figure"><img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202608/20/552796-pzfp7fF/20260820094536460fjbh.jpg" data-org-width="640" dmcf-mid="tv2bvHx2SO" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202608/20/552796-pzfp7fF/20260820094536460fjbh.jpg" width="658"></p> </figure> <p contents-hash="7c6a3270906e9793cebaf561708757a6cdc3e6a0d59e9fced0b2be3b226c6ac5" dmcf-pid="UCTlJa5TyD" dmcf-ptype="general">[디지털데일리 배태용기자] SK하이닉스가 HBM(고대역폭메모리)에 이어 초거대 인공지능(AI) 클러스터의 데이터 병목 현상을 해소할 차세대 광 인터커넥트 'CPO(Co-Packaged Optics)' 기술 로드맵을 선제적으로 공개했다.</p> <p contents-hash="a954c6e3d89ec323da0fae8bf0881ab9f4962d86012d246d749fe933cd23f774" dmcf-pid="uhySiN1yWE" dmcf-ptype="general">SK하이닉스는 버지니아대학교(UVA)를 비롯해 일리노이대 어바나-샴페인(UIUC) 매사추세츠공과대(MIT) 난양공대(NTU) 연세대 등 글로벌 주요 연구진과 함께 AI 및 고성능 컴퓨팅(HPC)을 위한 CPO 기술 발전 방향을 담은 논문을 세계적 학술지 '네이처 일렉트로닉스(Nature Electronics)'에 게재했다고 20일 밝혔다.</p> <p contents-hash="cbde75b4fa8a71d35d48efb4d2fcffcdc339bbdc0da202a93509f5ecb211ae78" dmcf-pid="7lWvnjtWhk" dmcf-ptype="general">이번 연구는 SK하이닉스 AI 인프라 조직의 홍승훈 팀장과 버지니아대 전기컴퓨터공학과 이규상 교수가 교신저자로 참여해 완성했다.</p> <p contents-hash="0cf2c7485499ccee1c795a1d14cd956181dff31f91c0d8e69a399708704992a8" dmcf-pid="zSYTLAFYSc" dmcf-ptype="general">최근 생성형 AI 연산에 필요한 하드웨어 성능은 2년마다 약 3배씩 증가하는 반면 데이터 전송 대역폭은 1.4배 성장에 머물며 시스템 간 데이터 이동을 제한하는 이른바 '대역폭 장벽(Bandwidth Wall)'이 차세대 데이터센터의 난제로 떠오르고 있다. 특히 서버 랙과 포드 사이를 잇는 기존 구리 배선은 전송 거리가 늘어날수록 신호 감쇠와 전력 소모가 급증하는 한계를 안고 있다.</p> <p contents-hash="cd989382d6a81cdd80ceca501acee4c6ffb7c37a4c43a59496aa4358807c7af8" dmcf-pid="qvGyoc3GyA" dmcf-ptype="general">연구진은 이러한 물리적 한계를 돌파할 핵심 기술로 CPO를 제시했다. CPO는 전기 신호 대신 빛(광신호)을 통해 칩과 칩 시스템과 시스템이 데이터를 주고받을 수 있도록 광 송수신기(TRx)를 프로세서 및 메모리와 단일 패키지 내부에 집적하는 기술이다. 고속 전기 신호 이동 거리를 최소화함으로써 노드당 100Tb/s 이상의 대역폭 확보와 비트당 1pJ(피코줄) 미만의 초저전력 구동 10ns(나노초) 미만의 저지연 환경을 구현할 수 있다.</p> <p contents-hash="fb741336b05f2e88ee6bc5f9a0ac9e5918280ceb40058453f09f11e24fab2d67" dmcf-pid="BTHWgk0Hyj" dmcf-ptype="general">아울러 논문은 2D 패키징에서 2.5D 인터포저, 3D 이종 집적으로 진화하는 공정 경로와 함께 광 연결을 연산 칩을 넘어 '메모리 인터페이스'까지 확장하는 옵틱스 중심(Optics-Centric) 아키텍처를 체계화했다. 여러 가속기가 거대한 메모리 풀을 광신호로 직접 공유해 초거대 AI 모델 확장에 유연하게 대응하는 구조다.</p> <p contents-hash="2b989a3a8bbf27e096cd3b9e831aa73186b4fe1cfb424d34e07f2f187c4106b9" dmcf-pid="byXYaEpXWN" dmcf-ptype="general">이규상 버지니아대 교수는 "연산 칩 성능이 높아져도 데이터 이동 능력이 따르지 못하면 시스템 전체 성능은 제자리걸음"이라며 "결국 메모리 소자와 컨트롤러, 광소자 패키지를 하나로 묶는 공동 설계(Co-design)가 핵심이며 이 점에서 SK하이닉스와의 협업은 의미가 크다"라고 설명했다.</p> <p contents-hash="4c61b527e72206c8b9ed0552ef57d27c07d4d00f0952bf225866a8a6acc7620e" dmcf-pid="KSYTLAFYTa" dmcf-ptype="general">홍승훈 SK하이닉스 팀장은 "학계의 전문성과 산업계의 현장 경험이 만나 AI 인프라의 미래 방향을 제시했다"라며 "메모리 기업 역시 단순 단일 부품 공급을 넘어 시스템 전체 경쟁력을 함께 완성하는 파트너로 진화하고 있으며 향후 개방형 협력을 지속적으로 넓혀가겠다"라고 전했다.</p> </section> </div> <p class="" data-translation="true">Copyright © 디지털데일리. All rights reserved. 무단 전재 및 재배포 금지.</p> 관련자료 이전 [AI 고속도로] 구글, 브로드컴 넘어 마벨까지 품었다…AI칩 공급망 다변화 08-20 다음 알테오젠 저평가 논란 일으킨 UBS, ‘중립’ 선회한 속내 08-20 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
