인텔, 18A-P 시험생산 진입…성능 9%·전력 18% 개선 작성일 06-17 40 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">VLSI 심포지엄서 차세대 공정 성과 공개<br>GAA·후면전력공급 적용…비아 저항 최대 30% 낮춰</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="HjAC7aaehY"> <p contents-hash="e6c814ce2682621d7b3251c5068c74de70a8e9f9923c1ef95a642e38adfb6fd3" dmcf-pid="XAchzNNdWW" dmcf-ptype="general">[아이뉴스24 권서아 기자] 인텔이 차세대 1.8나노급 공정인 '18A-P'를 시험생산(Risk Production) 단계에 올리며 첨단 공정 경쟁력 강화에 나섰다. 기존 18A 공정 대비 성능과 전력 효율을 높인 공정으로, 인공지능(AI) 서버와 고성능컴퓨팅(HPC)용 반도체 시장 공략을 위한 핵심 기술로 평가된다.</p> <p contents-hash="5a07be05a4985136b011bdb0283341cee4721494b93b0db8515632c7c8e4b34a" dmcf-pid="ZcklqjjJly" dmcf-ptype="general">인텔은 17일(현지시간) 미국 하와이에서 열린 '2026 VLSI 심포지엄'에서 18A 제품군의 성능 개선 버전인 18A-P가 시험생산 단계에 진입했다고 밝혔다. 이는 지난해 고객사와 파트너사에 제시한 로드맵 일정에 따른 것이다.</p> <figure class="figure_frm origin_fig" contents-hash="f546943da25be1084bbb296613aedf16ce4472b14e7693bab968dbfded08b7b1" dmcf-pid="5kESBAAiST" dmcf-ptype="figure"> <p class="link_figure"><img alt="인텔 파운드리의 최첨단 공정 노드 인텔 18A. [사진=인텔]" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202606/17/inews24/20260617111522939gzli.jpg" data-org-width="580" dmcf-mid="GOmW2DDgSG" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202606/17/inews24/20260617111522939gzli.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 인텔 파운드리의 최첨단 공정 노드 인텔 18A. [사진=인텔] </figcaption> </figure> <p contents-hash="fb3fba47faa164124a9368f1c6160a66e45acfb49b9affa0e0b7bfae24b8ab99" dmcf-pid="1EDvbccnvv" dmcf-ptype="general">18A-P는 인텔의 최첨단 공정인 18A를 기반으로 성능과 전력 효율을 개선한 파생 공정이다. 인텔에 따르면 동일 전력 조건에서 성능은 9% 향상됐으며, 동일 성능 기준 전력 소모는 18% 감소했다. 열 저항은 20~40%, 칩 내부 층간 연결 구조인 비아(Via) 저항은 10~30% 개선됐다.</p> <p contents-hash="5a95b15f4ce1b08147e08971bf7a5486459755e009fb55a95150349d2e153bb1" dmcf-pid="tDwTKkkLCS" dmcf-ptype="general">이번 공정에는 새로운 트랜지스터 옵션인 '파워 부스트(Power Boost)'도 적용됐다. 구동 전류를 높여 더 높은 동작 주파수를 구현하는 기술로, AI 가속기와 서버용 프로세서 등 고성능 칩 설계에 활용될 전망이다.</p> <p contents-hash="ce2fd589832e79da9e8d032c5c806f8f33a3ac7eaae9a8e058c62df39309a5ac" dmcf-pid="Fwry9EEoCl" dmcf-ptype="general">18A-P는 인텔의 게이트올어라운드(GAA) 트랜지스터 기술인 '리본펫(RibbonFET)'과 후면전력공급(BSPD) 기술인 '파워비아(PowerVia)'를 기반으로 한다. 인텔은 해당 기술을 통해 배선 면적을 11% 줄이고 동적 전압 강하를 10분의 1 수준으로 낮췄다고 설명했다. 이를 통해 기존 전면 배선 방식 대비 최대 6% 높은 동작 주파수 또는 15% 이상의 전력 절감 효과를 구현할 수 있다고 밝혔다.</p> <p contents-hash="c5e86fb3d62504f5c32060ecae8bdeb29f70f37d0c1bcf49c230f28f69f83d43" dmcf-pid="3rmW2DDglh" dmcf-ptype="general">인텔은 18A-P가 기존 18A와 설계 규칙이 완전히 호환된다는 점도 강조했다. 고객사는 기존 설계 자산(IP)과 개발 환경을 그대로 활용할 수 있어 개발 기간과 비용을 줄일 수 있다는 설명이다.</p> <p contents-hash="814f36c40228fcdf1f1e3e70ac354ca1ff7c40f9bdf4b6c0d995c40f489f8f82" dmcf-pid="0AchzNNdWC" dmcf-ptype="general">이날 인텔은 차세대 연구개발 성과도 함께 공개했다. 게이트올어라운드 이후 기술로 꼽히는 상보형 전계효과트랜지스터(CFET), 질화갈륨(GaN)과 실리콘(Si)을 결합한 전력반도체 기술, 루테늄 기반 차세대 배선 기술 등을 선보이며 중장기 공정 로드맵도 제시했다.</p> <p contents-hash="66febf368c5a42a8abe8359f106979ef6b87d58374496ed97f578871816c6966" dmcf-pid="pcklqjjJCI" dmcf-ptype="general">나가 찬드라세카란 인텔 파운드리 총괄 부사장은 "이번 VLSI 심포지엄에서 공개한 연구 성과는 인텔이 첨단 공정 혁신을 지속하고 있음을 보여주는 결과"라며 "18A-P 공정과 차세대 반도체 기술 개발에서도 의미 있는 진전을 이어가고 있다"고 말했다.</p> <address contents-hash="01529ab65e348fe86f216d7af337240d47d715fac3ac96e332813e90e56bab38" dmcf-pid="UkESBAAiyO" dmcf-ptype="general">/권서아 기자<a href="mailto:seoahkwon@inews24.com" target="_blank">(seoahkwon@inews24.com)</a> </address> </section> </div> <p class="" data-translation="true">Copyright © 아이뉴스24. 무단전재 및 재배포 금지.</p> 관련자료 이전 한국 AI안전연구소·미국 오픈AI 맞손...“고위험 모델 안전망 공동 모색” 06-17 다음 하이닉스 ADR에 앤트로픽 IPO까지…SK스퀘어·SKT '줄경사' 06-17 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
