“반도체 저항 50배 ↓, 전류 17배 ↑” 포스텍, 접촉 저항 획기적으로 줄이는 반도체 구조 설계 기술 개발 작성일 05-12 31 목록 <div id="layerTranslateNotice" style="display:none;"></div> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="3cCGK6MVEn"> <p contents-hash="8b9985b29dd3a7c3b96e2519c5fc89f7a77f7119ed7c8ca316bed48a480c0481" dmcf-pid="0z8JOTGhOi" dmcf-ptype="general">반도체 칩이 점점 얇아지면서 칩에 들어가는 소자도 극한의 초박막화 경쟁을 치열하다. 하지만 두께를 줄일수록 전기가 잘 흐르지 않는다는 구조적 한계가 있었다. 포스텍(POSTECH) 연구진이 '딱 필요한 부분만 두껍게 만드는' 방식으로 이를 해결했다.</p> <p contents-hash="ef8cfaf9277aaebe78c4a046c4842f1c1d7ae5afc8fbbb7c722cfa099ebda2f1" dmcf-pid="pq6iIyHlDJ" dmcf-ptype="general">포스텍은 이병훈 전자전기공학과·반도체공학과 교수 연구팀이 초박막 텔루륨(Te) 트랜지스터에서 금속-반도체 간 접촉 구조를 새롭게 설계해 접촉 저항을 획기적으로 낮추는 기술을 개발했다고 12일 밝혔다. 이 연구는 나노 분야 국제 학술지인 <a href="http://doi.org/10.1021/acsnano.5c18395" target="_blank"><strong>'에이씨에스 나노(ACS Nano)'</strong></a>에 최근 게재됐다.<br></p> <figure class="figure_frm origin_fig" contents-hash="7c2ac5d7fde80a0523288ba20db0b676fdd0bbd352eef4f72bb34876b6c4013d" dmcf-pid="UBPnCWXSId" dmcf-ptype="figure"> <p class="link_figure"><img alt="(왼쪽부터)이병훈 포스텍 교수, 전자전기공학과 김민재 박사, 반도체대학원 반준호 석사" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/12/etimesi/20260512072155299otcw.jpg" data-org-width="700" dmcf-mid="WYar5UqFmE" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/12/etimesi/20260512072155299otcw.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> (왼쪽부터)이병훈 포스텍 교수, 전자전기공학과 김민재 박사, 반도체대학원 반준호 석사 </figcaption> </figure> <p contents-hash="4f19fe78e9242f8703587724c0cd975ad25585654ac05709f763957af1543b89" dmcf-pid="ubQLhYZvOe" dmcf-ptype="general">인공지능(AI)과 고성능 컴퓨팅 발전으로 반도체가 처리해야 하는 데이터 양이 크게 늘고 있다. 이에 따라 연산을 담당하는 '로직'과 데이터를 저장하는 '메모리' 사이에서 발생하는 시간과 에너지 손실이 주요 병목으로 지목되고 있다. 이를 해결하기 위해 로직과 메모리를 수직으로 쌓는 3차원 집적 구조가 차세대 기술로 주목받고 있는데, 이 구조를 만들려면 400℃ 이하 저온에서도 안정적으로 동작하는 소자가 필요하다.</p> <p contents-hash="1a60f235960195eb63c2c5e6762997b98f858714720cc6196817c10256246892" dmcf-pid="7KxolG5TOR" dmcf-ptype="general">텔루륨은 높은 전하 이동도와 상온 안정성, 저온 공정 가능성 덕분에 유력한 반도체 채널 소재로 꼽힌다. 그런데, 밴드갭이 좁아 트랜지스터를 꺼도 전류가 새는 '누설전류'가 발생하기 쉽다. 이를 줄이려면 채널을 5㎚(나노미터) 이하 초박막으로 만들어 전자를 정밀하게 제어해야 하는데, 문제는 채널 두께가 지나치게 얇아지면 금속 전극과 반도체 경계에서 전자 이동이 어려워진다는 점이다. 금속과 반도체 사이에는 전자가 넘어야 하는 일종의 '에너지 장벽'인 쇼트키 장벽이 형성되는데, 채널이 얇아질수록 커지기 때문이다. 결국 누설전류는 줄일 수 있지만, 동시에 접촉 저항이 증가해 소자 성능이 떨어지는 딜레마가 있었다.<br></p> <figure class="figure_frm origin_fig" contents-hash="857c704bd4fa44fa941df1611c5189aebe654b774cd7e4dd352e7be3a0f7408b" dmcf-pid="z9MgSH1ysM" dmcf-ptype="figure"> <p class="link_figure"><img alt="융기된 소스·드레인 구조를 도입한 텔루륨 트랜지스터 모식도 및 낮아진 접촉저항으로 개선된 트랜지스터 특성 (켜짐 상태 전류 17배 이상 증가)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/12/etimesi/20260512072156546dxrf.jpg" data-org-width="700" dmcf-mid="FJFBijEoEL" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/12/etimesi/20260512072156546dxrf.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 융기된 소스·드레인 구조를 도입한 텔루륨 트랜지스터 모식도 및 낮아진 접촉저항으로 개선된 트랜지스터 특성 (켜짐 상태 전류 17배 이상 증가) </figcaption> </figure> <p contents-hash="a58848732f71c58ce265458398b0918800fde23f0603bd4cc1cedc735f6f1815" dmcf-pid="qQoDX071mx" dmcf-ptype="general">연구팀은 기존 실리콘 공정에서 사용되는 '융기된 소스·드레인(RSD)' 구조를 적용했다. 핵심은 전류가 드나드는 전극과 직접 맞닿는 부분(소스, 드레인)만 텔루륨을 더 쌓아 두껍게 만드는 것이다. 전류가 흐르는 채널은 4㎚로 유지해 누설전류를 억제하면서도, 금속 전극과 만나는 부분에는 텔루륨을 추가로 쌓아 전류가 더 쉽게 흐를 수 있도록 했다.</p> <p contents-hash="0ed24bef5413be3358ea5cf999319d016957246aacc58d14599a462a44d82cdd" dmcf-pid="BxgwZpztEQ" dmcf-ptype="general">실험 결과, 해당 구조를 적용한 소자는 접촉 저항이 기존 97.5kΩ·㎛(킬로옴·마이크로미터)에서 1.7kΩ·㎛로 약 50배 감소했으며, 영하 196℃ 환경에서 소자가 완전히 켜진 상태에서의 전류도 17배 이상 증가했다. 초박막 구조에서 '낮은 저항'과 '높은 성능'을 동시에 구현하는 데 성공한 것이다. 특히, 이 기술은 스퍼터링이라는 대면적 저온 증착 공정으로 구현할 수 있어 실제 반도체 양산 공정에도 적용할 수 있는 확장성을 갖는다.</p> <p contents-hash="481abc5f216204ae5642fe3e8ab1f53e3ff50bc54970bc0de783da0c8f6463d4" dmcf-pid="bMar5UqFmP" dmcf-ptype="general">이병훈 교수는 “얇을수록 저항이 커지는 초박막 반도체의 고질적인 딜레마를 '국소적 두께 제어'라는 새로운 밴드 엔지니어링 방식으로 돌파한 것”이라며, “텔루륨뿐 아니라 다양한 2차원 및 초박막 반도체 소자의 고성능화와 차세대 3차원 고집적 반도체 상용화에 광범위하게 적용될 수 있는 핵심 플랫폼 기술이 될 것으로 기대한다”라고 했다.</p> <p contents-hash="69591009ef4a41f1aaa6c7c31dc89558d1ff72437c6ff62211bfc53d13cc7b01" dmcf-pid="KRNm1uB3D6" dmcf-ptype="general">한편, 이번 연구는 과학기술정보통신부와 한국연구재단 국가반도체연구실지원 핵심기술개발사업, 나노소재원천기술개발사업 지원을 받아 수행됐다.</p> <p contents-hash="f4d622ae14b82c35c858a5b92d9576693ed4509fc89c62131a6429b5737d3d65" dmcf-pid="9ejst7b0w8" dmcf-ptype="general">포항=정재훈 기자 jhoon@etnews.com</p> </section> </div> <p class="" data-translation="true">Copyright © 전자신문. 무단전재 및 재배포 금지.</p> 관련자료 이전 유나이트, 새 세계관 컴백 05-12 다음 나고야 AG 향한 태극전사 여정 시작됐다···높이뛰기 우상혁-기계체조 류상현·여서정, 대표 선발전 우승 05-12 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
