"복잡한 철도노선도 뚝딱"…실리콘 공정용 '아이징 머신' 나와 작성일 05-06 36 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">KAIST "저전력·고집적 연산 장치로 삼성 등 업계 활용 가능"</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="UK3StmpXNc"> <p contents-hash="ac06309e494d3541b7e4ad892a7b5fb0d06d6476b1c91e75869a4b5a78320174" dmcf-pid="u90vFsUZoA" dmcf-ptype="general">(지디넷코리아=박희범 기자)<span>철도 노선 설계나 도로 주행 중 나타나는 라디오 주파수 편차 등을 기존 공정으로 최적화할 수 있는 반도체 소자가 개발됐다.</span></p> <p contents-hash="c63bbe02c4413db439016ac52c876313297d19ce3724f231e07e75130b866431" dmcf-pid="72pT3Ou5kj" dmcf-ptype="general">KAIST는 전기및전자공학부 최양규 교수와 김상현 교수 연구팀이 차세대 최적화 전용 하드웨어인 ‘오실레이터 기반 아이징 머신'을 개발, 구현하는데 성공했다고 6일 밝혔다.</p> <p contents-hash="613b79e03f567625a1f6594f7a41c8ebf9146d41c8f65b701479fb8c24e8ee1d" dmcf-pid="zVUy0I71oN" dmcf-ptype="general">아이징 머신은 여러 진동 소자가 상호작용하며 최적 해를 찾아내는 특수 목적형 컴퓨터와 알고리즘을 말한다.</p> <figure class="figure_frm origin_fig" contents-hash="fc1158bb88824fd0313822b4d643da9e21880c271aa6df3829e56fed411c5080" dmcf-pid="qfuWpCztaa" dmcf-ptype="figure"> <p class="link_figure"><img alt="KAIST가 개발한 실리콘 오실레이터·커플러를 사용한 아이징 머신.(그림=KAIST)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/06/ZDNetKorea/20260506191011016ecsj.jpg" data-org-width="640" dmcf-mid="03zvFsUZoE" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/06/ZDNetKorea/20260506191011016ecsj.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> KAIST가 개발한 실리콘 오실레이터·커플러를 사용한 아이징 머신.(그림=KAIST) </figcaption> </figure> <p contents-hash="b45eb6341bc76f0da564ee6a9a276de799c14ffecd8754e00d57fa6a2623a2c4" dmcf-pid="BBth5w3Gjg" dmcf-ptype="general">최양규 교수는 전화통화에서 "현재 하드웨어(CPU)가 풀수 없는 최적화 문제를 풀수 있다. 현재 풀 수 있는 문제로 보면, 에너지를 적게 쓰면서 최적화를 해낼 수 있는 장점이 있다"며 "무엇보다 CMOS(상보형 금속 산화물 반도체) 표준공정을 사용했기 때문에 새로운 팹이 필요없다"고 말했다.</p> <p contents-hash="415765d85a50a208cb771d0ad71c0b064594dcd7097d0ec4d9e18511af3782d6" dmcf-pid="bbFl1r0HNo" dmcf-ptype="general">최 교수는 또 "기존에는 공정 튜닝에 2~3년식 걸렸지만, 이 어레이는 주변 회로만 받쳐주면 삼성전자나 SK하이닉스 등이 어렵지 않게 양산할 수 있다"고 설명했다.</p> <p contents-hash="57cf0a333cb356b75bf4993b14bffdb1f61f3854cd3efaa86846df5d547153c2" dmcf-pid="KK3StmpXNL" dmcf-ptype="general">기존의 컴퓨터에 쓰이는 폰 노이만 구조는 중앙처리장치와 메모리가 물리적으로 분리돼 있어 데이터 이동에 따른 전력 소모와 지연이 생기고, 문제 규모가 증가할수록 연산 자원이 기하급수적으로 증가하는 한계가 있다.</p> <p contents-hash="72190a7653d7ea7e2bbbef81c6d576794891166ae3e4197d9c5f8f515f0adfd7" dmcf-pid="990vFsUZcn" dmcf-ptype="general">연구팀은 이러한 한계를 극복하기 위해 통계물리학의 아이징 모델을 하드웨어적으로 구현하는 아이징 머신을 개발했다.</p> <p contents-hash="ae38e57c9624065488fedd5d711142b429f7774e333760b869cd1acda57fd87d" dmcf-pid="22pT3Ou5Ai" dmcf-ptype="general">아이징 모델은 통계물리학에서 자성 물질을 설명하기 위한 모델이다. 격자 위 각 지점에 스핀(+1 또는 -1)을 두고, 이웃한 스핀들 사이의 상호작용에 따라 시스템 전체 에너지가 결정되는 수학적 모델이다.</p> <p contents-hash="d6f476a31894847f0710484d5606c1a410b502e8dbef3bcda6167e650016fdc6" dmcf-pid="VVUy0I71AJ" dmcf-ptype="general">연구팀은 100% 실리콘 기반 트랜지스터를 활용했다. 단일 트랜지스터를 각각 오실레이터 소자와 커플러 소자로 활용한 것.</p> <p contents-hash="3397a7c00b2206f9c6ccddd6be358f68916022787877bd6d9892fcbb20da1a06" dmcf-pid="ffuWpCztad" dmcf-ptype="general">기존 트랜지스터가 스위치나 증폭기로 사용되던 것과 달리, 연구팀은 부유 바디 특성을 이용해 단일 트랜지스터가 스스로 발진하는 오실레이터로 동작하도록 구현했다. </p> <p contents-hash="e3f5a2563951001ab39c290744622c54745c95f26183c19519c6a6ef579b4bbd" dmcf-pid="447YUhqFAe" dmcf-ptype="general">이 오실레이터는 게이트 전압을 조절함으로써 고유 주파수를 정밀하게 조정할 수 있다. 이종 소자 기반 구조에서 구현하기 어려웠던 정밀 제어를 CMOS 공정 내에서 실현했다.</p> <figure class="figure_frm origin_fig" contents-hash="d10c451dbb773f820c50b051f58e06b65077712dd73dc701e6bb9390abbb7620" dmcf-pid="88zGulB3AR" dmcf-ptype="figure"> <p class="link_figure"><img alt="실리콘 기반 차세대 최적화 연산 하드웨어를 개발한 KAIST 전기및전자공학부 연구진. 왼쪽부터 최양규 교수, 윤성윤 박사과정생. 우측 위는 왼쪽부터 김상현 교수, 김준표 박사.(사진=KAIST)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/06/ZDNetKorea/20260506191012287lfye.jpg" data-org-width="639" dmcf-mid="phmnwxOcck" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/06/ZDNetKorea/20260506191012287lfye.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 실리콘 기반 차세대 최적화 연산 하드웨어를 개발한 KAIST 전기및전자공학부 연구진. 왼쪽부터 최양규 교수, 윤성윤 박사과정생. 우측 위는 왼쪽부터 김상현 교수, 김준표 박사.(사진=KAIST) </figcaption> </figure> <p contents-hash="b45e9b6302e53a7cb5d22ab54dd301ba50e416653372a9b4a2251ef1324abcad" dmcf-pid="66qH7Sb0AM" dmcf-ptype="general"><span>별도 트랜지스터를 커플러 소자로 활용해, 커플러 게이트 전압을 통해 오실레이터 간 결합 강도를 능동적으로 조절할 수 있도록 했다. 이를 통해 단순한 결합을 넘어 다중 상태로 결합을 표현할 수 있으며, 다양한 가중치를 갖는 조합 최적화 문제를 유연하게 구현한다.</span></p> <p contents-hash="9e8eb9f3183804d40821a6d6d32f3c9ccbc4f68aa8a0b12b56de01c190f54be2" dmcf-pid="PPBXzvKpkx" dmcf-ptype="general">연구팀은 보조적으로 주입 동기화를 적용해 위상을 두 개의 이진 상태로 고정시켜, 대표적인 조합 최적화 문제인 최대 절단(Max-Cut) 문제를 해결했다. 소규모 문제는 실제 하드웨어 실험으로 검증했다. 100 노드급 대규모 문제는 실험 데이터를 기반으로 한 준경험적 시뮬레이션을 통해 성능을 확인했다.</p> <p contents-hash="32031f046b1916362c4e04b5b5f6593d0977a41dabd482d91f2d627746789341" dmcf-pid="QQbZqT9UNQ" dmcf-ptype="general">논문 제1저자인 윤성윤 전기및전자공학부 박사과정생은 "시간표 짜기 같은 경우는 1초면 해결된다. 소자끼지 상호작용을 통해 답을 금방 찾는다"며 "실리콘 트랜지스터를 기반으로 개발해서, 소자 고집적화만 하면 대규모 최적화에 바로 쓸 수 있을 것"으로 이라고 부연 설명했다.</p> <p contents-hash="f4514a5e78ff9fa75930d25e0d31a68ad3aa4f43fcb63e569534832f8126b05f" dmcf-pid="xaMqQ3e4kP" dmcf-ptype="general">연구성과는 국제학술지 사이언스 어드밴시스에 게재됐다.</p> <p contents-hash="d7c3de965be9bc895758c86c37347bbb3ec5bb37253993f32837e5897ba90ac9" dmcf-pid="y3WDTaGhg6" dmcf-ptype="general">박희범 기자(hbpark@zdnet.co.kr)</p> </section> </div> <p class="" data-translation="true">Copyright © 지디넷코리아. 무단전재 및 재배포 금지.</p> 관련자료 이전 박경혜, 강남 59만 원·6평 월세 살이…"바퀴벌레만 없어도" 자취 고수 됐다 [엑's 이슈] 05-06 다음 구교환 "백팩 메고 떠난다"…빈티지숍 즐기는 여행 취향('유인라디오') 05-06 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
