복잡한 반도체 자동 설계하는 AI 모델 개발…28.5시간이면 해결 작성일 05-05 35 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">UNIST·경북대 연구팀, 회로-레이아웃 전 과정 통합 자동화 솔루션 개발</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="yqyonWV7cb"> <p contents-hash="f9609c96c4f84cd78acafd36aafa9df7d5f2ab52b81b5ad9a231582286672c3a" dmcf-pid="WBWgLYfzcB" dmcf-ptype="general">(지디넷코리아=박희범 기자)<span>반도체 자동 설계 시간을 최대 76% 줄일 수 있는 인공지능(AI) 기술이 개발됐다.</span></p> <p contents-hash="b6590cc9e73fcbdaeb1fcb9ebf71db06e97922d998f77ac20a59d42e40e9f04e" dmcf-pid="YWA2Kc5TNq" dmcf-ptype="general">UNIST는 윤희인 전기전자공학과 교수와 송대건 경북대학교 교수팀이 통신 회로인 LC(인덕터-캐퍼시티) 전압제어 발진기(LC-VCO)를 회로 설계 단계부터 실제 칩에 넣는 물리적 레이아웃까지 자동 설계해주는 AI 모델을 개발했다고 5일 밝혔다.</p> <p contents-hash="58388c9977d105f4d22382010cc5e2d9d68f6da3349144674271187bd7057b2a" dmcf-pid="GYcV9k1yAz" dmcf-ptype="general">LC-VCO는 5G 같은 고속 통신 시스템에서 주파수를 만들어내는 반도체 회로다. 신호 잡음과 전력 소모를 줄이기 위해서는 인덕터, 트랜지스터 크기와 같은 변수를 잘 조합해 회로를 설계해야 한다.</p> <figure class="figure_frm origin_fig" contents-hash="102303c7014307916c491ce8782e05c2599cea7cd4b4ca4168d82aada1eb88e1" dmcf-pid="HGkf2EtWj7" dmcf-ptype="figure"> <p class="link_figure"><img alt="강화학습과 경사하강법을 결합한 LC(인덕터-캐퍼시티) 전압제어 발진기(LC-VCO) 자동 설계 아키텍처.(그림=UNIST)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/05/ZDNetKorea/20260505090211229wbaq.jpg" data-org-width="606" dmcf-mid="Q6gBzaGhc9" dmcf-mtype="image" height="auto" src="https://img1.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/05/ZDNetKorea/20260505090211229wbaq.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 강화학습과 경사하강법을 결합한 LC(인덕터-캐퍼시티) 전압제어 발진기(LC-VCO) 자동 설계 아키텍처.(그림=UNIST) </figcaption> </figure> <p contents-hash="8de0fec32cf5f690718394d212af3304123611fdf553b1910c8da65b33ab12b2" dmcf-pid="XHE4VDFYgu" dmcf-ptype="general">연구팀은 회로 설계와 레이아웃 설계를 통합, 최적화했다. 회로 설계 단계에서는 강화학습을 적용해 설계 변수들을 바꿔가며 목표 주파수와 성능을 만족하는 조합을 찾도록 했다. 실제 칩 구조가 결정되는 레이아웃 단계에서는 경사하강법을 이용했다. 이는 배선 폭과 간격 같은 물리적 설계 변수를 성능이 개선되는 방향으로 반복 보정한다.</p> <p contents-hash="313e635573210df0d6671744e65dcef94098ebe96b6f9e0568c88adbc0370a8e" dmcf-pid="ZXD8fw3GoU" dmcf-ptype="general">연구팀은 “회로도 설계(Schematic)와 물리적 배치(Layout)를 개별적으로 최적화하던 기존 방식을 대신 AI가 두 단계를 통합적으로 관리하도록 한 기술”이라고 설명했다.</p> <p contents-hash="9c3a84170e9723b87cf4e39a35fbb05a4cbcbef2891fbdc52c0f525a8d6db77c" dmcf-pid="5Zw64r0Hgp" dmcf-ptype="general">설계 과정에서 시간이 가장 많이 걸리는 인덕터는 딥러닝 기반 예측을 활용해 전체 설계 시간을 줄였다.</p> <p contents-hash="019c05f12fdb56ae07278a031723c7228ec5ec838fcfd95b7d277a0cb5923f84" dmcf-pid="15rP8mpXg0" dmcf-ptype="general">윤희인 교수는 "설계자의 반복적인 전자기 시뮬레이션이 필요한 작업을 단 몇 밀리초(ms) 만에 완료할 수 있다"며 "실험 결과, 기존 자동 설계 방식이 약 119시간 소요되는 작업을 단 28.5시간 만에 완료해 설계 시간을 76% 이상 단축했다"고 말했다.</p> <p contents-hash="48b7dcd86b625305efcce6dc9a75a93879d84d78a128f3e85a5b386368475eef" dmcf-pid="t1mQ6sUZa3" dmcf-ptype="general">또 전이 학습이 적용돼 반도체 나노 공정 노드가 바뀌어도 기존에 학습한 내용을 바탕으로 설계를 이어갈 수 있다. 예를 들어 65nm 공정으로 학습한 AI는 40nm나 28nm 공정에서도 처음 학습에 필요했던 데이터의 약 10%만 추가로 활용해 설계를 수행할 수 있다.</p> <p contents-hash="37d2ce749c17b2e4a95c845592ca8cd9b68d29703edc6e975597b8b6442c2bfc" dmcf-pid="FtsxPOu5oF" dmcf-ptype="general">연구팀은 “5G·6G 통신과 AI 칩의 핵심 부품인 주파수 생성 회로의 성능은 높이면서 설계 비용은 크게 낮출 수 있을 뿐만 아니라 중장기적으로 반도체 설계 인력 부족 문제를 해결하고 차세대 공정으로의 전환 속도를 획기적으로 앞당길 수 있는 도구”라고 기대했다.</p> <figure class="figure_frm origin_fig" contents-hash="b54c0977d32f3c7e663255af8449867f9d9450392899c57e6962e862c5f29898" dmcf-pid="3FOMQI71kt" dmcf-ptype="figure"> <p class="link_figure"><img alt="UNIST 연구진. 윤희인 교수(왼쪽)와 김성진 연구원.(사진=UNIST)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202605/05/ZDNetKorea/20260505090212511hswc.jpg" data-org-width="400" dmcf-mid="x41EctMVNK" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202605/05/ZDNetKorea/20260505090212511hswc.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> UNIST 연구진. 윤희인 교수(왼쪽)와 김성진 연구원.(사진=UNIST) </figcaption> </figure> <p contents-hash="24dc55b08bdbaa59460eddd07405055cb0e564ee1adb1289adfd2bca160ac774" dmcf-pid="03IRxCzta1" dmcf-ptype="general">연구팀은 LC-VCO뿐만 아니라 향후 다양한 아날로그/RF 회로 설계 자동화 연구로 확장할 계획이다.</p> <p contents-hash="d4dd8d54a6e32157a09bdee0c474df92e516b609aed71255a10307dc78b35e16" dmcf-pid="p0CeMhqFj5" dmcf-ptype="general">연구 결과는 IEEE 반도체 회로 공학회에서 발행하는 국제 학술지 ‘IEEE 집적회로 및 시스템 설계자동화(TCAD)’에 4월 3일 온라인 공개됐다.</p> <p contents-hash="340c2b3c63148d8985ef97e1eebf112ef2985a70ed4fc6207d38eba9b91f203e" dmcf-pid="UphdRlB3cZ" dmcf-ptype="general">박희범 기자(hbpark@zdnet.co.kr)</p> </section> </div> <p class="" data-translation="true">Copyright © 지디넷코리아. 무단전재 및 재배포 금지.</p> 관련자료 이전 이병헌 무사 대장 된다…무협액션 '남벌' 출연 확정 05-05 다음 이상대-김정기, 오태준-김동준 꺾고 프로-동호인 대회 정상 05-05 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
