"샌드위치 구조로 전류 누설 막았다"…DGIST, 차세대 3D 반도체 트랜지스터 개발[과학을읽다] 작성일 03-12 14 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">2차원 나노 채널에서도 안정 동작 '이중 변조 판상 적층형 트랜지스터' 구현<br>고가 초정밀 공정 없이 대면적·다층 확장 가능…국제학술지 Advanced Science 게재</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="H1IqRKnQaB"> <p contents-hash="e940135bbb5926c4d19a30e0f374d617157f74c337874eab6ffd188697774ed3" dmcf-pid="XCgHB5V7gq" dmcf-ptype="general">차세대 고집적 반도체의 핵심 기술로 꼽히는 3차원(3D) 적층형 트랜지스터의 구조적 한계를 해결할 새로운 설계 전략이 제시됐다. 나노미터 수준의 초미세 채널에서도 전류 누설을 억제하면서 안정적으로 동작하는 트랜지스터 구조가 개발되면서 향후 저전력·고집적 반도체 설계에 새로운 가능성을 열었다.</p> <div contents-hash="99b03773ad6d2b1643cdad970e6a2e81aaefb2c032306ec4b4eb30de9ca38f50" dmcf-pid="ZhaXb1fzcz" dmcf-ptype="general"> <p>장재은 대구경북과학기술원(DGIST) 전기전자컴퓨터공학과 교수 연구팀은 2차원 나노 채널 구조에서도 안정적으로 동작하는 '이중 변조 판상 적층형 트랜지스터(Dual-modulated vertically stacked transistor)'를 세계 최초로 개발했다고 12일 밝혔다. 연구 결과는 국제 학술지 Advanced Science에 게재됐다.</p> </div> <figure class="figure_frm origin_fig" contents-hash="0cba32bd34f0bc78f08ed8dd5f362ec91c0ac811fb70cb829ce0df131a9505da" dmcf-pid="5lNZKt4qa7" dmcf-ptype="figure"> <p class="link_figure"><img alt="일반 트랜지스터와 판상 적층형 트랜지스터의 구조적 차이 설명(왼쪽) 및 이중 변조 판상 적층 트랜지스터의 층별 구조와 동작 원리를 나타낸 개념도. 연구팀 제공" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202603/12/akn/20260312092125120xfca.jpg" data-org-width="637" dmcf-mid="YcE34Ux2AK" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202603/12/akn/20260312092125120xfca.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 일반 트랜지스터와 판상 적층형 트랜지스터의 구조적 차이 설명(왼쪽) 및 이중 변조 판상 적층 트랜지스터의 층별 구조와 동작 원리를 나타낸 개념도. 연구팀 제공 </figcaption> </figure> <p contents-hash="28946fe17e43b88091ddb4919088cb632ed1c067f859d4db4b23ff2bb3198f7b" dmcf-pid="1Sj59F8Bju" dmcf-ptype="general">최근 반도체 산업은 한정된 면적에 더 많은 소자를 집적해야 하는 요구가 커지면서 미세화의 물리적 한계에 직면하고 있다. 이를 극복하기 위한 대안으로 전류가 흐르는 채널을 수직으로 층층이 쌓는 판상 적층형 트랜지스터 구조가 차세대 3D 반도체 기술로 주목받고 있다.</p> <p contents-hash="7877f6f1d87cc09052f5977e19057037fcfc2178f9a3a50e1131eeb50e8d7bbe" dmcf-pid="tvA1236bAU" dmcf-ptype="general">하지만 기존 구조에서는 전극이 전기 신호를 차폐해 게이트 신호가 채널 전체에 고르게 전달되지 않는 문제가 있었다. 채널 길이가 짧아질수록 전류가 새어 나오거나 동작이 불안정해지는 '단채널 효과'가 심화되는 것이 한계였다.</p> <p contents-hash="e8828c54c7ad466363f4e92de35c8139bd18611b012223f3aa1e81d2ae37132e" dmcf-pid="FTctV0PKkp" dmcf-ptype="general">연구팀은 이를 해결하기 위해 채널을 사이에 두고 상·하부 게이트가 서로 다른 방식으로 채널을 제어하는 '이중 변조 구조'를 제안했다. 위아래 전극이 채널을 감싸는 샌드위치 형태로 전류 흐름을 제어하는 방식이다.</p> <div contents-hash="9b5eb51701e88e109f3aa94e01be8c1e61e40f733b84bc1a363d2afc38e6840a" dmcf-pid="3ykFfpQ9g0" dmcf-ptype="general"> <p>구체적으로 하부 전극에는 미세한 구멍(마이크로 홀)을 형성해 전기장이 채널 내부로 깊숙이 전달되도록 했고, 상부 전극에는 신소재인 그래핀(Graphene)을 적용해 전류 흐름을 정밀하게 조절했다. 또 전류 누설이 발생하기 쉬운 영역에는 차단층을 추가해 불필요한 전력 손실 경로를 차단했다.</p> </div> <figure class="figure_frm origin_fig" contents-hash="633539b5db652a9ba2efdd4247c89b844851c6086341c28c86ef272897550209" dmcf-pid="0WE34Ux2o3" dmcf-ptype="figure"> <p class="link_figure"><img alt="표고은 박사(앞쪽), 장재은 교수(뒷쪽). DGIST 제공" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202603/12/akn/20260312092126392fiom.jpg" data-org-width="431" dmcf-mid="GO9kywXSgb" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202603/12/akn/20260312092126392fiom.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 표고은 박사(앞쪽), 장재은 교수(뒷쪽). DGIST 제공 </figcaption> </figure> <p contents-hash="dd876adbd2df7a98723622725df2de02c9b8bc9522aacfee51f2b41333faa741" dmcf-pid="pYD08uMVNF" dmcf-ptype="general">그 결과 연구팀은 나노미터 수준의 얇은 채널에서도 전원이 꺼졌을 때 흐르는 누설 전류를 10?¹²A(암페어) 수준까지 억제하는 데 성공했다. 동시에 전원의 켜짐과 꺼짐을 명확히 구분하는 높은 스위칭 성능과 낮은 전압에서도 충분한 출력 전류를 구현했다. 빛 노출이나 장시간 구동 같은 외부 스트레스 환경에서도 안정적으로 동작하는 특성도 확인됐다.</p> <p contents-hash="36f0cdf1f2e38b4e3bf81f416123c456c34b2b602561bf638d7133b0873c8d7b" dmcf-pid="UGwp67RfAt" dmcf-ptype="general">이번 기술은 고가의 초정밀 정렬 공정이나 고온 공정이 필요하지 않아 대면적 공정과 다층 적층 구조로 확장하기 쉽다는 점도 장점이다. 연구팀은 향후 고집적 3D 반도체뿐 아니라 저전력 로직 소자, 차세대 메모리, 플렉서블 전자기기 등 다양한 분야에서 활용될 수 있을 것으로 기대하고 있다.</p> <p contents-hash="b68f9aff1a6dcf8d985cf43fcc3c7c9f8584dff4124668ac0e13371eeb34d43f" dmcf-pid="uHrUPze4g1" dmcf-ptype="general">장 교수는 "나노 스케일 채널에서도 안정적인 동작을 가능하게 하는 새로운 듀얼 게이트 설계 전략을 제시했다"며 "기존 수직형 트랜지스터의 근본적인 한계를 극복할 수 있는 구조로 차세대 저전력·고집적 3D 반도체 기술 발전에 중요한 해법이 될 것"이라고 말했다.</p> <p contents-hash="a717ee88d3e4ce073aa07d936886596ad988e5e0668c69e5b478da5954e1d902" dmcf-pid="7XmuQqd8k5" dmcf-ptype="general">이번 연구는 과학기술정보통신부와 한국연구재단의 InnoCORE 사업 지원을 받아 수행됐다.</p> <p contents-hash="eb099b12c40cf011a7ab6a9bbdefcc30d9d0437066c9a4487ed5fe16bfe87ec3" dmcf-pid="zZs7xBJ6jZ" dmcf-ptype="general">김종화 기자 justin@asiae.co.kr</p> </section> </div> <p class="" data-translation="true">Copyright © 아시아경제. 무단전재 및 재배포 금지.</p> 관련자료 이전 노화로 인한 기억력 감퇴, 장 속 세균에 답 있다 03-12 다음 앤트로픽 내쳤던 美 국방부 “예외 허용 검토” 03-12 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
