“TSMC 병목 현상 틈새 노린다”…인텔, ‘하이-NA EUV’ 기반 1.4나노 PDK 배포 작성일 02-25 35 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">[반도체레이다] 2027년 양산 로드맵 구체화</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="H3GZY4wayI"> <figure class="figure_frm origin_fig" contents-hash="19d5160b2d09bcf96d5ee411efefa201b71478e702cc22be0867c3cd60520015" dmcf-pid="X0H5G8rNvO" dmcf-ptype="figure"> <p class="link_figure"><img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202602/25/552796-pzfp7fF/20260225093634767wacc.jpg" data-org-width="640" dmcf-mid="GzTYv9cnhC" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202602/25/552796-pzfp7fF/20260225093634767wacc.jpg" width="658"></p> </figure> <p contents-hash="fd209d8a4c99fc8ffcba2cac08d51fc56c922768959571700237738ce59ba6d3" dmcf-pid="ZpX1H6mjCs" dmcf-ptype="general">[디지털데일리 김문기기자] 립부 탄 CEO가 이끄는 인텔이 차세대 파운드리 시장의 핵심 고지인 1.4나노미터(nm) 공정 기술 경쟁에서 승부수를 던졌다. 업계 최초로 차세대 노광 장비를 도입한 데 이어, 잠재 고객사를 대상으로 설계 키트 배포에 나서며 TSMC를 맹추격하고 있다.</p> <p contents-hash="d8ad9486743b7c8b2acd169ce0c1a2355e183c9e00dbfa2711715e3c054cd1cd" dmcf-pid="5UZtXPsAhm" dmcf-ptype="general">25일(현지시간) 업계에 따르면 인텔은 최근 최첨단 1.4나노급 ‘인텔 14A’ 공정의 PDK(Process Design Kit) 0.5 버전을 외부 팹리스 고객사들에 배포하기 시작했다.</p> <p contents-hash="ab3fa71f8ad1ce50d2d2b2135aa0055d4e142105bd9f01be24aa886ee21382d3" dmcf-pid="1u5FZQOcvr" dmcf-ptype="general">PDK는 칩 설계자가 파운드리 공정에 맞춰 설계를 진행할 수 있도록 돕는 일종의 가이드라인으로, 이번 배포는 인텔의 1.4나노 공정이 연구실 단계를 넘어 실질적인 상용화 준비 단계에 진입했음을 시사한다.</p> <p contents-hash="b825b3987cf96465ede357a70e984c2d9b53bc097d1831263ab403f8b9447a0b" dmcf-pid="ttWHyVEohw" dmcf-ptype="general">인텔 14A 공정의 핵심 경쟁력은 네덜란드 ASML의 차세대 노광 장비인 ‘하이-NA(High-NA) EUV’ 선제 도입에 있다. 인텔은 이미 오리건주 D1X 팹에 업계 최초로 하이-NA EUV 상용 장비를 설치하고 인수 테스트(Acceptance Test)를 완료했다. 이를 통해 기존 EUV 장비 대비 패턴 해상도를 대폭 개선하고 공정 단계를 줄여 성능과 수율을 동시에 잡겠다는 복안이다.</p> <p contents-hash="29daa94f93e1512e81f96476f8dbd46f8432bcac5995aff31098df837efb6033" dmcf-pid="FFYXWfDgyD" dmcf-ptype="general">인텔의 공격적인 행보는 현재 공급 과잉과 생산 병목 현상을 동시에 겪고 있는 TSMC의 틈새를 공략하기 위한 전략으로 풀이된다. TSMC는 2나노 이하 공정에서 기존 장비를 활용한 멀티 패터닝 기술을 고수하며 비용 효율을 강조하는 반면, 인텔은 차세대 장비를 통한 ‘기술 초격차’를 전면에 내세우고 있다.</p> <p contents-hash="94534ca41caa0e08729d129832f802a3a041ec2a4e51ec9f243f8657c02ac59f" dmcf-pid="33GZY4waSE" dmcf-ptype="general">특히 엔비디아와 브로드컴 등 대형 고객사들이 TSMC의 첨단 공정 캡파(생산능력) 부족으로 대안을 모색 중인 상황에서, 인텔은 14A 공정을 앞세워 이들의 물량을 흡수하겠다는 계획이다.</p> <p contents-hash="05db00cc2f2fe68ff8fffe2062716839d5da520eb28d2f6e67934a5419f8132c" dmcf-pid="00H5G8rNlk" dmcf-ptype="general">시장에서는 인텔의 1.4나노 공정이 2027년 하반기 양산을 목표로 순항 중인 것으로 보고 있다.</p> <p contents-hash="bf0f2d1396ee0a54dfc631927fa2fe3ce141f54a2a611687e78192c46053c76c" dmcf-pid="ppX1H6mjyc" dmcf-ptype="general">립부 탄 인텔 CEO는 “14A 공정은 인텔 파운드리가 기술적 우위를 재확립하는 결정적 분기점이 될 것”이라며, “이미 글로벌 대형 팹리스 두 곳과 14A 공정 도입을 위한 활발한 논의를 진행 중”이라고 밝혔다.</p> <p contents-hash="c56f1c10d955da72098e848aa6b940436607c068161df5871b76137a7531f744" dmcf-pid="UUZtXPsAyA" dmcf-ptype="general">특히 애플의 보급형 아이폰용 칩셋 수주 가능성까지 제기되면서 인텔 파운드리의 부활 여부에 업계의 시선이 쏠리고 있다.</p> <p contents-hash="b0865f0f225c4aa6232467763e91626256ed1923b780fcf45b049cda75d4843a" dmcf-pid="uu5FZQOcSj" dmcf-ptype="general">결과적으로 인텔의 성패는 하이-NA EUV 장비의 초기 수율 안정화에 달려 있다. 대당 약 4억 달러(약 5300억 원)에 달하는 장비 운용 비용과 신규 공정 도입에 따른 불확실성을 얼마나 빨리 걷어내느냐가 관건이다.</p> <p contents-hash="7e5fd2983221afa124e7052eaaf836eef669dfe564a3caab9a7e770649320543" dmcf-pid="77135xIkhN" dmcf-ptype="general">인텔은 18A 공정의 위험 생산(Risk Production)이 시작되는 올해 하반기를 기점으로 14A로의 전환 속도를 높여, 2030년까지 세계 2위 파운드리 업체로 도약하겠다는 목표를 현실화할 방침이다.</p> </section> </div> <p class="" data-translation="true">Copyright © 디지털데일리. All rights reserved. 무단 전재 및 재배포 금지.</p> 관련자료 이전 호모 사피엔스는 닿는 곳마다 네안데르탈인을 품었다 02-25 다음 독일 핸드볼, THW 킬, 괴핑겐 제압하며 4연승 질주… 분데스리가 4위 도약 02-25 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
