SK하이닉스, 차세대 낸드 판도 흔든다…'AIP' 기술 적용 검토 작성일 02-11 46 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">HARC 식각 공정 수 최소 한 번으로 줄여…제조비용 효율화 가능</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="yUBZc2J6NI"> <p contents-hash="5c7bfc97247eb45a994f7966d5b1e85ee34cdcbf5e96258e81402d75ff106906" dmcf-pid="Wub5kViPoO" dmcf-ptype="general">(지디넷코리아=장경윤 기자)SK하이닉스가 차세대 고적층 낸드를 구현하기 위한 혁신 기술로 'AIP(All-In-Plug)'를 개발하고 있다. 기존 낸드가 핵심 공정을 세 번에 걸쳐 진행했다면, AIP는 해당 공정을 단 한번만 진행해 제조비용을 크게 줄이는 것이 골자다.</p> <p contents-hash="0c42821b17352a47cec45d3db5324206c3a86122d7b51d9def61367018f706b2" dmcf-pid="Y7K1EfnQjs" dmcf-ptype="general">이성훈 SK하이닉스 부사장은 11일 서울 코엑스에서 개최된 '세미콘 코리아 2026' 기조연설에서 이같이 밝혔다.</p> <figure class="figure_frm origin_fig" contents-hash="52a511d0ea38de5f8a0fbcc6873e8cd4ad34e194047ab8c2e4fa6fe8216095d3" dmcf-pid="Gz9tD4Lxjm" dmcf-ptype="figure"> <p class="link_figure"><img alt="이성훈 SK하이닉스 부사장(사진=지디넷코리아 장경윤 기자)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202602/11/ZDNetKorea/20260211134228487xrsy.jpg" data-org-width="640" dmcf-mid="Q5qXA9d8kh" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202602/11/ZDNetKorea/20260211134228487xrsy.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> 이성훈 SK하이닉스 부사장(사진=지디넷코리아 장경윤 기자) </figcaption> </figure> <p contents-hash="4ccea3ad8587e0bec88cdff3b09a959d1375c2fdc507e0dc3e6d0f7d29a3e2e5" dmcf-pid="Hq2Fw8oMcr" dmcf-ptype="general"><strong>3번 진행하던 낸드 핵심 공정, 단 한번에</strong></p> <p contents-hash="e56aa03bc14ec675d6573e49ff3e83dc4a7752cece834e78c25b08d9068fe233" dmcf-pid="XBV3r6gRaw" dmcf-ptype="general"><span>이 부사장은 "반도체 공정의 기술 난이도가 굉장히 가파르게 올라가면서, 지난 10년간 해왔던 방식으로는 이를 따라기 힘들 것이라 판단하고 있다"며 "이에 SK하이닉스는 축적된 기술을 바탕으로 다음 세대의 공정 난이도를 예측하는 플랫폼을 구축했다"고 설명했다.</span></p> <p contents-hash="761b84a5413d62ff2d47f7903ec851fb827e791a56c8d36900008fc0f340b5ff" dmcf-pid="ZtUWgqx2cD" dmcf-ptype="general">이에 따라 SK하이닉스는 차세대 D램 및 낸드 구현을 위한 선행기술을 검토하고 있다. 특히 낸드 분야에서는 적층 수 향상에 따른 비용 증가를 낮추기 위한 'AIP'와 같은 혁신 기술을 검토 중인 것으로 알려졌다.</p> <p contents-hash="57ef6a9b1b03ff0774ea19c9cf12693ac462199deb498a51a5e9ea6f563ecbbb" dmcf-pid="5FuYaBMVaE" dmcf-ptype="general">AIP는 낸드 구현의 핵심인 HARC(고종횡비; <span>High Aspect Ratio Contact) 식각 공정과 관련돼 있다. 식각은 반도체 제조공정에서 특정 물질을 깎는 과정을 뜻한다.</span></p> <p contents-hash="795a5413bc2c98b2b3dcb5970c829608f27c502830b0d588746fddad5228f93f" dmcf-pid="137GNbRfkk" dmcf-ptype="general">낸드를 만들기 위해서는 메모리의 최소 저장 단위인 셀을 수백 층 쌓고, 각 층을 연결하는 채널 홀(구멍)을 뚫어야 한다. 이 채널 홀을 일정한 너비로 더 좁게, 더 깊게 뚫을수록 낸드 성능을 높일 수 있다.</p> <p contents-hash="b7ff2390936849e7d92e14b5aaf8113f4a843b09cb8570717998cf100939cd03" dmcf-pid="t0zHjKe4cc" dmcf-ptype="general">다만 식각 공정은 난이도가 높아, 전체 낸드 층에 한 번에 구멍을 뚫는 것이 불가능했다. 이에 업계는 낸드의 식각 공정을 2번, 혹은 3번으로 나눠 진행한 뒤, 이를 묶는 기술을 채택해 왔다. </p> <p contents-hash="9584a5c3ea6871ef7a2ebf150401745f4e9e87b9f8d4c25e41d45931aa2ffce3" dmcf-pid="FpqXA9d8AA" dmcf-ptype="general">예를 들어, 300단 낸드를 100단+100단+100단으로 나눠 각각 구멍을 뚫고, 다시 본딩 공정을 통해 연결하는 방식이다. SK하이닉스의 가장 최신 세대인 321단 낸드도 3번 식각을 진행하는 '트리플 스택'을 채용하고 있다.</p> <figure class="figure_frm origin_fig" contents-hash="ac677e1886921d457fa32f917ca4a3000117938c216f725096cdce601fadf3d7" dmcf-pid="3UBZc2J6oj" dmcf-ptype="figure"> <p class="link_figure"><img alt="SK하이닉스의 차세대 낸드 공정 로드맵. V11 낸드부터 HARC 식각 공정 수를 크게 줄이는 것을 목표로 하고 있다(사진=지디넷코리아 장경윤 기자)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202602/11/ZDNetKorea/20260211134229729hrux.jpg" data-org-width="639" dmcf-mid="x7g6ZAlwAC" dmcf-mtype="image" height="auto" src="https://img4.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202602/11/ZDNetKorea/20260211134229729hrux.jpg" width="658"></p> <figcaption class="txt_caption default_figure"> SK하이닉스의 차세대 낸드 공정 로드맵. V11 낸드부터 HARC 식각 공정 수를 크게 줄이는 것을 목표로 하고 있다(사진=지디넷코리아 장경윤 기자) </figcaption> </figure> <p contents-hash="712283c8dd2176d5eeaf837939874e3e96cc9cabc6e355c243ab28daba940085" dmcf-pid="0ub5kViPoN" dmcf-ptype="general">이 경우 낸드를 안정적으로 제조 가능하지만, 식각 공정을 3번이나 진행해야하기 때문에 제조 비용 및 쓰루풋(생산성) 면에서는 효율이 좋지 못하다.</p> <p contents-hash="853cb26bdff90c746eaffd6a056946322662f0ee609e2139e11f9b623314bd4d" dmcf-pid="p7K1EfnQca" dmcf-ptype="general">때문에 SK하이닉스는 300단 이상의 고적층 낸드도 한 번에 HARC 식각을 진행하는 AIP 기술에 관심을 쏟고 있다. 해당 기술이 실제 양산 공정에 적용되면, V11 등 차세대 낸드에서부터 HARC 공정 수와 비용이 크게 감소할 것으로 전망된다.</p> <p contents-hash="4956210a7821c535124e142d8916166599518d08c3d7b6f5e31fdf45814a598c" dmcf-pid="Uz9tD4Lxkg" dmcf-ptype="general">이 부사장은 "고적층 낸드를 구현하기 위해 HARC 식각 공정 수가 늘어나것이 제조비용 증가의 가장 큰 요인"이라며 "이를 억제하기 위해 HARC 공정들을 합쳐서 한 번에 구현할 수 있을지를 고민하고 있다"고 말했다.</p> <p contents-hash="bd6a9ede147ea39f127f57c9fcae77b93f7a9b85554d3122db44ac9dd0e2cbfd" dmcf-pid="uq2Fw8oMao" dmcf-ptype="general">장경윤 기자(jkyoon@zdnet.co.kr)</p> </section> </div> <p class="" data-translation="true">Copyright © 지디넷코리아. 무단전재 및 재배포 금지.</p> 관련자료 이전 인텔리빅스-빌드엠파트너스, ‘행동하는 AI’ 기반 차세대 빌딩안전 플랫폼 구축 맞손 02-11 다음 인텔리빅스, 빌드엠파트너스와 맞손…“국내 최초 ‘자율형 빌딩안전 플랫폼’ 개발 나서” 02-11 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.
