키사이트 EDA, 인텔 파운드리와 'EMIB-T' 실리콘 브리지 기술 협력 작성일 08-13 27 목록 <div id="layerTranslateNotice" style="display:none;"></div> <strong class="summary_view" data-translation="true">차세대 AI 및 데이터 센터 솔루션용</strong> <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> <section dmcf-sid="KeP9Pe3IAb"> <p contents-hash="81b4532dd4979aa4f6526da70438c8a98b2ce56d64bd26ca6213967dc7e25a4c" dmcf-pid="9dQ2Qd0CAB" dmcf-ptype="general">(지디넷코리아=장경윤 기자)키사이트테크놀로지스는 인텔 파운드리와 협력해 EMIB-T(Embedded Multi-die Interconnect Bridge-T) 기술을 지원한다고 13일 밝혔다.</p> <p contents-hash="76708caefc09fbf26025ebcc73df0a08b1985d7b34d4f62a2725aab5cf751815" dmcf-pid="2JxVxJphcq" dmcf-ptype="general"><span>이 기술은 인공지능(AI) 및 데이터 센터 시장에서 고성능 패키징 솔루션을 향상시키기 위한 첨단 혁신 기술로, 인텔 18A 공정 노드도 함께 지원한다.</span></p> <p contents-hash="f7bba1b58c4185a54e9b9144ec9831858c6d43625b1d72fbd454fc2af5e40efd" dmcf-pid="ViMfMiUljz" dmcf-ptype="general"><span>AI와 데이터 센터 워크로드의 복잡성이 증가함에 따라 칩렛과 3DIC 간의 안정적인 통신이 점점 더 중요해지고 있다. 차세대 반도체 애플리케이션의 성능 요구를 충족하려면 고속 데이터 전송과 효율적인 전력 공급이 필수적이다.</span></p> <figure class="figure_frm origin_fig" contents-hash="9a576df037cb8dfc52ee48cf727111c46e7927b01453d1dc0b9066dc3900f7db" dmcf-pid="fnR4RnuSA7" dmcf-ptype="figure"> <p class="link_figure"><img alt="칩렛PHY 디자이너는 엔지니어에게 직관적이고 통합된 칩렛 시스템 분석 환경을 제공한다(사진=키사이트테크놀로지스)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202508/13/ZDNetKorea/20250813104814884nfjq.png" data-org-width="624" dmcf-mid="bM6K6RFOaK" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202508/13/ZDNetKorea/20250813104814884nfjq.png" width="658"></p> <figcaption class="txt_caption default_figure"> 칩렛PHY 디자이너는 엔지니어에게 직관적이고 통합된 칩렛 시스템 분석 환경을 제공한다(사진=키사이트테크놀로지스) </figcaption> </figure> <p contents-hash="a57729cffc262e8be8c7c981fac4abc6aac225e2a055378eb286c03737b9a2f3" dmcf-pid="4Le8eL7vju" dmcf-ptype="general">반도체 산업은 이러한 과제를 해결하기 위해 UCIe(Universal Chiplet Interconnect Express)와 BoW(Bunch of Wires)와 같은 새로운 오픈 표준을 도입하고 있다. 이들 표준은 첨단 2.5D/3D 또는 라미네이트·유기 패키지 내에서 칩렛과 3DIC 간 인터커넥트 프로토콜을 정의해 다양한 설계 플랫폼 간 일관되고 고품질의 통합을 가능하게 한다.</p> <p contents-hash="b0f56cb1af6b2fd6b04b9123197b9db128f3fbe5513de016cff51b9ecde15c55" dmcf-pid="8od6dozTjU" dmcf-ptype="general"><span>키사이트 EDA와 인텔 파운드리는 이러한 표준을 채택하고 칩렛의 규격 준수 및 링크 마진을 검증함으로써 칩렛 상호운용성 생태계를 확장하고 있다. 이번 협력은 개발 비용을 줄이고 위험을 완화하며 반도체 설계의 혁신 속도를 높이는 것을 목표로 한다.</span></p> <p contents-hash="b45c00bf352d8ff433b327858c3dce72b8c89ee247177a47f238b0678d1ab907" dmcf-pid="6gJPJgqykp" dmcf-ptype="general"><span>키사이트 EDA의 칩렛 PHY 디자이너는 AI 및 데이터 센터 애플리케이션에 맞춘 고속 디지털 칩렛 설계를 위한 최신 솔루션으로, UCIe 2.0 표준에 대한 고급 시뮬레이션 기능과 BoW 표준 지원을 새롭게 제공한다. 이 솔루션은 시스템 수준의 칩렛 설계와 다이 간(D2D) 설계를 위한 고급 툴로, 실리콘 제작 전 검증을 가능하게 해 테이프아웃까지의 경로를 단축한다.</span></p> <p contents-hash="2114a098db67ef3c02eae3799a788d36fd47652c30ac2bede4b6bc0ae2155c3b" dmcf-pid="P73H37Iik0" dmcf-ptype="general"><span>석 리 인텔 파운드리 생태계 기술 부문 부사장 겸 총괄 매니저는 “키사이트 EDA와의 EMIB-T 실리콘 브리지 기술 협력은 고성능 패키징 솔루션을 발전시키는 중요한 진전”이라며 “UCIe 2.0과 같은 표준을 통합함으로써 AI 및 데이터 센터 애플리케이션을 위한 칩렛 설계 유연성을 높이고, 혁신 속도를 가속화하며 고객들이 차세대 요구사항을 정확하게 충족할 수 있다”고 말했다.</span></p> <p contents-hash="58fb5840cc16fe6128f27ecb0d909f3b0f8c46b47a65540f5dce88f6bfd607a7" dmcf-pid="Qz0X0zCna3" dmcf-ptype="general"><span>닐 파셰 키사이트 디자인 엔지니어링 소프트웨어 부문 부사장 겸 총괄 매니저는 “키사이트 EDA의 혁신적인 칩렛 PHY 디자이너는 실리콘 제작 전 검증을 재정의하며 칩렛 설계자들이 빠르고 정확하게 검증할 수 있도록 돕고 있다”며 "설계 엔지니어들이 혁신을 가속화하고 제조 전에 발생할 수 있는 비효율적인 설계 반복을 줄일 수 있도록 지원하고 있다”고 밝혔다.</span></p> <p contents-hash="627482498057d2a2be3049739c33a89981c580cd0ca60d1708cbf0b25ee9e12b" dmcf-pid="xqpZpqhLoF" dmcf-ptype="general">장경윤 기자(jkyoon@zdnet.co.kr)</p> </section> </div> <p class="" data-translation="true">Copyright © 지디넷코리아. 무단전재 및 재배포 금지.</p> 관련자료 이전 “AI 데이터센터 ‘열 폭탄’ 표준으로 잡는다”… TTA·KCIA, 전문가 협의회 출범 08-13 다음 휠체어테니스 박주연, 2주 연속 국제대회 단복식 더블 우승 08-13 댓글 0 등록된 댓글이 없습니다. 로그인한 회원만 댓글 등록이 가능합니다.