삼성 반도체 마스터 "10nm D램 기존 구조 한계…핀펫 적용될 것"

작성일 07-15

<div id="layerTranslateNotice" style="display:none;"></div> 반도체공학회 '2025 하계종합학술대회' 개최 
 <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
 <section dmcf-sid="PGkp3sFOXg">
 <figure class="figure_frm origin_fig" contents-hash="907dc552a95f1a3de0b6b3e7da2ac7e2cc938cb9b36141f75fc8a81af47525af" dmcf-pid="QHEU0O3Ito" dmcf-ptype="figure">
 <img alt="오정훈 삼성전자 DS(디바이스솔루션) 부문 마스터가 15일 전남 여수에서 열린 2025 반도체공학회 하계종합학술대회에서 강연하고 있다./사진=최지은 기자" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202507/15/moneytoday/20250715173523513zgig.jpg" data-org-width="1200" dmcf-mid="Grkp3sFOXX" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202507/15/moneytoday/20250715173523513zgig.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 오정훈 삼성전자 DS(디바이스솔루션) 부문 마스터가 15일 전남 여수에서 열린 2025 반도체공학회 하계종합학술대회에서 강연하고 있다./사진=최지은 기자
 </figcaption>
 </figure>
 오정훈 삼성전자 DS(디바이스솔루션) 부문 마스터는 15일 "핀펫((FinFET) 기술이 10nm(나노미터) 이하 D램에서 사용될 것"이라 밝혔다. 
 오 마스터는 이날 전남 여수 소노캄 호텔에서 열린 '2025 반도체공학회 하계종합학술대회' 기조연설에서 "기존 D램 구조(BCAT)는 10nm(나노미터)에서 한계에 부딪힐 것"이라며 이같이 말했다. 
 D램 크기가 점차 작아지면서 BCAT 구조도 물리적인 한계에 이를 것으로 봤다. BCAT는 누설 전류를 줄이기 위해 개발한 트랜지스터지만 전류가 흐르는 통로인 '채널' 크기도 좁아진다. 이 때문에 메탈의 저항이 커지고 발열 문제도 발생할 수 있다. 
 셀 트렌지스터 공간을 확장하기 위해 언급된 기술이 3D 적층 기술이다. 트랜지스터를 수직으로 세우거나 눕혀서 적층하는 방식으로 용량과 성능을 동시에 높일 수 있다. 3D 구조를 구현하기 위해서는 '웨이퍼 본딩' 기술이 꼭 필요하다. 지금은 셀 공정과 주변부 공정을 같은 웨이퍼에서 처리해 발열 등 제약이 생긴다. 두 공정 떼어내 각각 최적화한 후 다시 결합하면 이 문제를 해결할 수 있다.
 삼성전자는 주변부 공정에 핀펫 기술을 활용 계획이다. 핀펫 기술은 기존 평면 트랜지스터를 3차원 구조로 바꿔 전류 흐름을 제어한다. 앞서 시스템반도체 제조 공정에서 주로 활용했다.
 오 마스터는 "파운드리(반도체위탁공정)에서는 핀펫 이후 GAA(게이트올어라운드) 기술로 진화했는데 D램도 같은 방향으로 예상한다"고 밝혔다. 적용 시점에 대해서는 "구체적으로 언급하긴 어렵다"며 "열심히 개발하고 있다"고 했다. 
 <figure class="figure_frm origin_fig" contents-hash="8d116699c09b1cf99f672006c32d9516dceb927a2f4cbd359bdd45862dce16ae" dmcf-pid="XIiGWNyjGR" dmcf-ptype="figure">
 <img alt="임의철 SK하이닉스 부사장이 15일 전남 여수에서 열린 '2025 반도체공학회 하계종합학술대회'에서 강연하고 있다./사진=최지은 기자" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202507/15/moneytoday/20250715173524890kdvi.jpg" data-org-width="1200" dmcf-mid="6OBkAfj41a" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202507/15/moneytoday/20250715173524890kdvi.jpg" width="658">
 <figcaption class="txt_caption default_figure">
 임의철 SK하이닉스 부사장이 15일 전남 여수에서 열린 '2025 반도체공학회 하계종합학술대회'에서 강연하고 있다./사진=최지은 기자
 </figcaption>
 </figure>
 오 마스터에 이어 단상에 오른 임의철 SK하이닉스 부사장은 LPDDR 6 기반 PIM(프로세싱인메모리)을 데이터센터부터 스마트폰 등까지 활용할 계획을 밝혔다. PIM은 HBM(고대역폭메모리)에 이어 차세대 AI(인공지능) 메모리로 불린다. 
 챗GPT 등 LLM(대형언어모델)은 사용자가 입력한 데이터를 입력하고 처리하기 위해 '토큰'을 사용한다. LLM은 한 번에 처리해야 할 토큰의 양이 많아 컴퓨팅 리소스와 메모리 사용량이 크게 증가하고 이를 위한 비용도 함께 상승한다. 임 부사장은 PIM을 LLM 시스템 효율을 극대화할 기술로 언급했다. 
 기존 방식으로는 메모리와 CPU·GPU 사이 데이터 이동 시 병목 현상이 커질 수 있는데 PIM은 메모리 내에서 직접 데이터를 처리할 수 있어 속도 저하와 전력 소모를 개선할 수 있다는 설명이다. 임 부사장에 따르면 SK하이닉스는 2022년 그래픽 GDDR6 기반의 PIM 솔루션 AiM과 가속기 AiMX 샘플을 개발한 바 있다. 임 부사장은 "AI 반도체가 부흥하기 위해서는 GPU라는 단일한 칩이 아니라 PIM 등 다양한 형태를 함께 고려해봐야 한다"고 말했다. 
 한편 지난 13일 개막한 2025 반도체공학회 하계종합학술대회는 오는 16일 막을 내린다. 
 최지은 기자 choiji@mt.co.kr
 </section> 
 </div> 
 Copyright © 머니투데이 &amp; mt.co.kr. 무단 전재 및 재배포, AI학습 이용 금지.

이전

[K-VIBE] 노석준의 메타버스 세상…메타버스 속 넘치는 인맥의 이면

07-15
다음

강원도장애인체육회, 2025 계절스포츠 하계 캠프 개최

07-15

등록된 댓글이 없습니다.

로그인한 회원만 댓글 등록이 가능합니다.

먹튀폴리스

삼성 반도체 마스터 "10nm D램 기존 구조 한계…핀펫 적용될 것"

멤버랭킹

관련자료

멤버랭킹